Ingénieur fpga et traitement du signal

💥CONTEXTE💥

Wheere a développé une technologie novatrice et brevetée, permettant de localiser des personnes et des objets avec précision, en intérieur comme en extérieur, surpassant ainsi les solutions traditionnelles de géolocalisation.

Grâce à l' utilisation d'ondes basses fréquences couplée à une modulation innovante, notre technologie traverse même les obstacles les plus denses, comme les murs de béton, et offre une précision inférieure à un mètre. Avec seulement quatre antennes, nous pouvons couvrir une zone d'un kilomètre carré et localiser un nombre infini d'appareils.

D'ici 2027, nous prévoyons de lancer la version ASIC de notre module. Cette avancée permettra de réduire significativement la taille, les coûts de production et la consommation énergétique de nos produits, ouvrant ainsi la voie à une démocratisation des usages de notre système.

Notre vision ne s'arrête pas là. En 2030, nous mettrons en service notre constellation de satellites LEO PNT (Low Earth Orbit Positioning, Navigation, and Timing). Cette initiative ambitieuse vise à offrir une couverture mondiale inégalée, garantissant des services de géolocalisation précis et fiables, quel que soit l'endroit sur la planète. Le déploiement de notre technologie spatiale étendra considérablement les usages. Wheere, de la même façon que le GPS en extérieur, sera essentielle pour de multiples applications en intérieur : navigation via smartphone dans les centres commerciaux, gestion des stocks, suivi des équipements, conduite de véhicules autonomes, etc.

Fort d'une première levée de fonds de 11M euros et d'une team de 30 ingénieurs de talent, notre ambition est claire : devenir le leader mondial de la géolocalisation indoor.

🚀 MISSIONS 🚀

Dans le cadre de sa croissance, Wheere recrute un(e) développeur(se) FPGA, afin de programmer les FPGA au cœur de nos produits.

Rattaché(e) au responsable R&D, vous serez responsable de la programmation du FPGA sur la carte de génération de l’antenne émettrice des signaux Wheere. Le FPGA Virtex Ultrascale sera interfacé avec 2 DAC, 1 ADC et 4 mémoires DDR4. Vous travaillerez en étroite collaboration avec des ingénieurs HW et traitement du signal expérimentés.

Vos missions seront (évolutives) :

* Programmation FPGA en Verilog
* Interface avec les ADC et DAC en JESD GTH/GTY
* Interface avec les DDR4 en LVDS
* Génération et mesure des signaux numériques
* Rétroaction de contrôle sur ces signaux
* Communication avec les composants extérieurs en SPI, I2C et UART
* Discussion avec l’ingénieur traitement du signal pour dimensionnement
* Transcription d’algos Matlab en Verilog
* Tests unitaires et global du système
* Participer à l'intégration sur carte/produit,
* Établir la documentation technique associée
* Gestion des versions (GIT)

👉 PROFIL 👈

De formation Bac+5 ou doctorat en électronique, vous disposez de 2 ans d’expérience minimum en tant que développeur(se) Verilog/VHDL avec au moins une implémentation de mémoire DDR3/4 et une implémentation ADC ou DAC en JESD. Vous savez résoudre les problèmes techniques de manière méthodique.

Vous souhaitez intégrer une équipe dynamique et participer à l’aventure stimulante de la croissance d’une start-up.

Vous maîtrisez :

* La programmation en Verilog/VHDL
* Les outils de développement Vivado de AMD/Xilinx
* Les protocoles de communication usuels (I2C, UART, SPI)
* Les interface hauts débits parallèle et séries (LVDS, GTH, GTY, JESD)
* Le traitement du signal (FFT, boucle de rétroaction, étude de stabilité, étude fréquentielle)
* L'architecture numérique et le flux d’information
* Un socle en mathématiques appliquées est apprécié (calcul matriciel, descente de gradient, nombres complexes, transformée en z, transformée de Fourier…)
* Une première expérience de génération de signaux pour de l’électronique RF de puissance est appréciée

🔥 PROCESS 🔥

E1 avec Nicolas, Talent Recruiter

E2 avec Stéphane, notre Head of Firmware (et ton futur manager)

E3 et E4 en physique dans nos locaux pour :

* Une rencontre avec Antoine, notre CTO
* Une rencontre avec Camille, notre Chief of Staff,
* Un test technique,
* Un culture fit avec un membre de l’équipe,
* Une rencontre finale avec Pierre-Arnaud Coquelin notre CEO.