Offer description
Dans le cadre de 2 nouveaux projets automobiles pour des futures systèmes autonomes et connectés, la mission consiste à prendre en charge la vérification bloc/top level de SoC complexes :
Les principaux objectifs des postes sont :
1. Analyse de l'architecture
2. Rédiger la plan de vérification bloc (PCIx, DMA, HSM, PMU...)
3. Rédiger les plans de test
4. Implémenter et exécuter les testcases en UVM/SsystemVerilog ou dirigé (VHDL/C)
5. Debug puis remontée au designer
Required profile
6. Maitrise d'un langage de description RTL (Verilog ou VHDL)
7. Connaissance du SystemVerilog et de la méthodologie UVM
8. Anglais courant (écrit et oral)
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.