Stage – ingénieur(e) en électronique numérique et fpga – codage f/h

En savoir plus

»

Intégré à nos équipes, vous réaliserez diverses missions de conseil et d’accompagnement auprès de nos clients.

Pourquoi nous rejoindre ?

1. Un accompagnement technique sur le terrain Des formations continues via nos experts techniques Des valeurs humaines entre nos collaborateurs La diversité de nos équipes Une montée en compétences tout au long de sa carrière Travailler sur des projets de grandes ampleurs

Quel est votre projet ?

Dans le cadre de nos activités de recherche et développement (R&D), nous recherchons un(e) étudiant(e) en Master pour un stage d'Ingénieur(e) Stagiaire en Électronique Numérique et FPGA. Vous serez amené(e) à travailler sur le développement d'un modem (émetteur/récepteur) pour les communications par Courant Porteur en Ligne (CPL).

Vous participerez à l’implémentation et à l’optimisation d’une chaîne complète d’encodage et de décodage en utilisant des algorithmes de codage avancés, notamment les Turbo Codes. L’objectif principal sera d’optimiser les blocs calculatoires pour accroître leur performance, en vue d’une implémentation accélérée sur FPGA. La plateforme matérielle retenue pour ce projet est la carte FPGA Red Pitaya.

Votre rôle dans ce projet :

Sous la supervision d'un(e) tuteur(trice), vous aurez pour responsabilités :

2. Étudier et vous documenter sur les différents blocs fonctionnels de la chaîne d’encodage/décodage.
3. Manipuler et vous familiariser avec les codes existants sous VHDL/Matlab décrivant cette chaîne.
4. Transposer ces blocs en VHDL, en tenant compte des contraintes matérielles spécifiques à la Technologie FPGA Zynq, et effectuer les simulations via Vivado/Modelsim.
5. Procéder aux tests sur carte FPGA après l'étape de placement et routage.
6. Rédiger des rapports techniques détaillant l'avancement du projet et présenter régulièrement vos travaux à l’équipe.
7. Participer activement aux réunions techniques et sessions de travail collaboratives avec l’équipe R&D.

Objectifs du stage :

L’objectif final de ce stage sera de finaliser l'implémentation en cascade des blocs VHDL d’encodage et de décodage, et de valider leur bon fonctionnement sur une plateforme FPGA. Cela inclura une étude approfondie des contraintes de placement, de routage, ainsi que du timing pour garantir une optimisation efficace de la performance du système.

Ce stage vous offrira une immersion complète dans un environnement technique stimulant et vous permettra de développer vos compétences en conception et optimisation d'algorithmes sur FPGA.

8. Environnement technique : FPGA (ModelSim, Vivado), VHDL, Matlab/Simulink, Octave.

Qui êtes-vous ?

De formation Bac +5 (Master 2 ou 5ème année d’ingénieur) en électronique embarquée, télécoms ou instrumentation

Vos qualités ?

Exemple :

Autonome, rigoureux(se), vous possédez d’un excellent esprit d'analyse et de synthèse, de bonnes capacités de rédaction et vous aimez travailler en équipe. Votre esprit d'initiative et votre force de proposition seront des atouts indéniables. Vous êtes agile et polyvalent sur les missions qui seront proposées.

Vos compétences ?

Vous disposez d'un bon niveau d'anglais et de fortes capacités d'analyses, de synthèse et d'adaptation.

Langues : Anglais B2

Compétences particulières : FPGA