Alternance-design rtl autour d'une ip ricsv pour asic/fpga/soc f/h

Offer description

Le design demeure une partie indispensable dans la conception d’un ASIC ou un FPGA.
Que ce soit du pur design RTL, de l’intégration d’IPs basiques ou complexes ou bien du sanity check sur le code déjà élaboré, vous trouverez la partie qui vous intéresse le plus et dans laquelle vous souhaitez évoluer tout au long de votre carrière.
Au sein du département micro-électronique avec des ingénieurs expérimentés en design et en vérification, vous approfondirez vos connaissances et vos compétences tout au long de l'alternance.
L’objectif sera de maitriser les différentes étapes du flow de conception pour la partie Design.

Required profile

Lors de votre alternance, vos principales missions seront donc les suivantes :

1. Etudier et comprendre les spécifications de l‘IP RISC V à designer.
2. Proposer une architecture qui répond complètement au cahier des charges.
3. Coder l’IP en RTL (VHDL ou Verilog) en respectant les « Coding Rules » internes au groupe.
4. Intégration dautres ’IPs nécessaires
5. Proposer un testbench pour une simulation fonctionnelle de l’IP.
6. Implémentation et tests sur carte FPGA.