Accélération matérielle de la multiplication matricielle massive pour l'inférence des vit h/f

Accélération matérielle de la multiplication matricielle massive pour l'inférence des ViT H/F


Description du poste

Ce stage se déroulera au sein du Laboratoire Environnement de Conception et Architecture (LECA), basé à Nano-Innov, du CEA LIST. Il portera sur l’accélération matérielle des calculs de multiplication matricielle massive qui est une opération clé dans l’inférence des Vision Transformers (ViT), une architecture de référence pour de nombreuses tâches de vision par ordinateur. Toutefois, les modèles ViT sont très gourmands en ressources de calcul et en mémoire, notamment en raison de ces multiplications matricielles massives. Accélérer ces opérations est donc essentiel pour permettre leur déploiement dans des systèmes embarqués à faible consommation d’énergie.

Objectif du stage :

Le stagiaire aura pour mission de développer une solution matérielle visant à accélérer les multiplications matricielles massives dans les phases d'inférence des ViT. Il s'agira de proposer des optimisations pour réduire les temps de calcul tout en maintenant un haut niveau de précision. Après une étude approfondie des besoins en calcul et en bande passante mémoire des ViT, le stagiaire proposera une architecture matérielle adaptée, qui sera validée sur FPGA.

Tâches principales :

1. Étudier les caractéristiques des Vision Transformers et identifier les goulots d'étranglement liés aux multiplications matricielles.
2. Analyser les solutions d'accélération matérielle existantes et évaluer leur applicabilité aux ViT.
3. Proposer et implémenter une architecture matérielle optimisée (VHDL) pour les calculs de multiplication matricielle sur FPGA.
4. Évaluer les performances de la solution en termes de vitesse, consommation d’énergie et utilisation de la mémoire.
5. Présenter les résultats sous forme d’un rapport technique et, si possible, contribuer à une publication pour une conférence internationale.

Ce stage permettra au candidat de développer des compétences approfondies en conception matérielle (VHDL). Il offrira également une excellente opportunité d'acquérir une expérience pratique dans le développement d’accélérateurs matériels pour des applications réelles de vision par ordinateur.


Profil du candidat

Niveau demandé: Bac+5 (Master 2 recherche/diplôme Ingénieur)

Compétences: VHDL, C/C++, réseaux de neurones profonds (DNN)

Pièces à fournir: CV + lettre de motivation + classements

Conformément aux engagements pris par le CEA en faveur de l’intégration de personnes en situation de handicap, cet emploi est ouvert à tous et toutes.


Localisation du poste


Critères candidat

* Français (Bilingue)


Diplôme préparé

Bac+5 - Diplôme École d'ingénieurs


Entité de rattachement

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat. Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.


Référence

2024-33910


Description de l'unité

Le Commissariat à l'Énergie Atomique et aux Énergies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche intervient dans trois grands domaines : l'énergie, les technologies pour la santé et l'information, et la défense. Au sein de la Direction de la Recherche Technologique (DRT) du CEA, le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies, dans le domaine des systèmes de calcul spécialisés, de la recherche amont vers les industries.

#J-18808-Ljbffr