Ingénieur vérification fonctionnelle

Davidson a développé une expertise solide dans l’électronique à destination de différents secteurs industriels. Pour renforcer nos équipes de consultant sur la région Grenobloise, nous recherchons un ingénieur vérification fonctionnelle, maîtrisant la modélisation de haut niveau, UVM, HW / SW Co-Debug. En tant qu’ingénieur vérification, tu auras comme responsabilité de :

* Intervenir avant la phase de production en travaillant en lien avec les équipes Architecture, Design, Implémentation physique et les équipes logiciel afin de vérifier leurs designs (IP, sous-système et système)
* Lire et analyser les exigences du système et de l’architecture
* Planifier avec les équipes, les activités de vérification fonctionnelle pour un sous-système / fonctionnalité donné(e)
* Maintenir l’environnement de vérification en SystemVerilog / UVM / SystemC / C++ et le développer si besoin
* Rédiger les tests en C embarqué et débogage
* Participer à l’amélioration de la méthodologie de vérification
* Organiser et planifier les étapes du projet et les livrables entre les compétences, les équipes internes et externes
* Former et coacher des vérificateurs juniors pour les faire monter en compétences

Compétences requises ou à acquérir

* Des compétences en vérification ASIC / FPGA (Test dirigé ou SystemVerilog / UVM) et / ou le design complexe SoC
* Des connaissances de base en techniques de design Verilog ou VHDL
* Expérience en vérification basée sur les métriques et basée sur les microprogrammes
* Une bonne maîtrise du flow Simulation
* Expérience des outils de gestion de la vérification
* Expérience dans l’utilisation de Git / Gitlab
* Un bon niveau en anglais, à l’écrit et à l’oral

Aptitudes, Savoir-être

* Travail en équipe
* Très bonne qualité de communication, à l’écrit comme à l’oral
#J-18808-Ljbffr