Ingénieur vérification soc uvm h/f

ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique afin de renforcer son pôle de compétences en place à Cesson-Sévigné (35). Dans ce contexte, vous participerez à la vérification et validation de projets (dirigés et UVM) sur SoC.

Environnement : En participant à l'élaboration de la stratégie de tests, vous aurez l'opportunité d'innover sur des projets ambitieux au sein de nos équipes de vérification. Un accompagnement de notre leader technique vous permettra de monter rapidement en compétences et de prendre pleinement en main vos responsabilités.

Responsabilités :
- Rédaction des plans de vérification
- Conception et Implémentation des VIPs dans l'environnement de simulation.
- Développement de modèles comportementaux en SystemVerilog ou C
- Implémentation de générateurs de séquences
- Rédaction des rapports de vérification
- Interactions avec l'équipe design pour prise en charge des bugs fixes et des évolutions fonctionnelles.
- Vous détenez un diplôme ingénieur Bac +5 en électronique numérique et justifiez d'au moins une première expérience professionnelle en vérification au niveau IP ou top level de SoC.
- Vous maitrisez les méthodes de vérification SoC SV/UVM
- Vous êtes à l'aise sur des langages SystemVerilog, ou C embarqué - VHDL ou Verilog/SystemVerilog
- Vous maitrisez des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
- Un anglais courant (écrit et oral) est nécessaire pour le poste
- Et surtout, vous savez travailler dans différents contextes et vous nouez de bonnes relations de travail au sein de votre équipes techniques !