En bref
Saint Martin d’Hères
CDI
21/11/2024
45000€ - 70000€
Client final
FPGA
Medical
RTL
System Verilog
Verilog
VHDL
Société
Cette entreprise d’une trentaine de collaborateurs fait partie d’un groupe spécialisé dans la MedTech : 500 personnes, présence en France et aux Etats-Unis à travers plusieurs filiales.
Créée en 2016, la société conçoit et fabrique des systèmes d’imagerie ultrasonore haute performance à destination du monde de la recherche et du domaine médical. Elle se différencie par le développement de systèmes ultra-compacts et à très faible consommation de puissance.
Dans le cadre d’un projet d’innovation mondiale qui devrait s’étaler sur les 5 prochaines années, elle recrute un nouvel ingénieur spécialisé en développement FPGA.
Poste
Vous êtes sous la responsabilité du Manager R&D et intégré dans une équipe qui compte 4 ingénieurs hardware et 6 développeurs software. Vous participez au développement, à l’optimisation et à l’industrialisation des modules d’acquisitions et d'alimentation haute tension pour des systèmes d’imagerie ultra sonore haute performance (l’échographe est capable de générer et stocker plus de 1.6 Tbits/s de données). Vos principales missions sont :
- Analyser les besoins et rédiger les spécifications techniques
- Participer à l’architecture du système
- Développer les blocs RTL (langage Verilog, si vous maitrisez VHDL/FPGA alors c’est OK également)
- Réaliser les tests et simulations avec SystemVerilog
- Rédiger les documentations techniques
-
Pourquoi rejoindre cette entreprise ?
- Travaillez dans un centre de plus de 1000 m2 dédié à la MedTech, où plusieurs sociétés sont en synergie et s’investissent sur des projets d’innovations médicales pour le futur.
- Entreprise certifiée ISO 13485 qui développe une innovation technologique (système d’imagerie ultra sonore haute performance) mondiale pour un laboratoire de recherche français.
- Locaux récents avec vue sur les montagnes grenobloises, 1 jours de télétravail par semaine.
- Formations techniques possible (pour passer de VHDL à Verilog par exemple), interactions avec l’équipe hardware et software.
Profil recherché
- Vous avez au moins 3 ans d’expérience comme Ingénieur FPGA
- Vous avez une bonne maitrise des langages de description RTL (SystemVerilog, Verilog et/ou VHDL).
Compléments
- Lieu : Saint Martin d’Hères
- Contrat : CDI
- Salaire : 45-70 K€ bruts annuels (suivant expérience)
041124-6481
En cliquant sur "JE DÉPOSE MON CV", vous acceptez nos CGU et déclarez avoir pris connaissance de la politique de protection des données du site jobijoba.com.